
STRUKTURY WBUDOWANE

6

Oprac. K. Arnold
KSTiO
Politechnika Poznańska

ALGORYTM INICJALIZACJI T/C0 - TRYB NORMAL



KA_KSTiO

TCCR0 – Timer/Counter Control Register

Bit	7	6	5	4	3	2	1	0
	FOC0	WGM00	COM01	COM00	WGM01	CS02	CS01	CS00
Read/Write	W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Initial Value	0	0	0	0	0	0	0	0

Waveform Generation Mode Bit Description

KA-KST.O → Atmel

Mode	WGM01 (CTC0)	WGM00 (PWM0)	Timer/Counter Mode of Operation	TOP	Update of OCR0	TOV0 Flag Set-on
0	0	0	Normal	0xFF	Immediate	MAX
1	0	1	PWM, Phase Correct	0xFF	TOP	BOTTOM
2	1	0	CTC	OCR0	Immediate	MAX
3	1	1	Fast PWM	0xFF	BOTTOM	MAX

Note: 1. The CTC0 and PWM0 bit definition names are now obsolete. Use the WGM01:0 definitions. However, the functionality and location of these bits are compatible with previous versions of the timer.

TCCR0 – Timer/Counter Control Register

Bit	7	6	5	4	3	2	1	0
	FOC0	WGM00	COM01	COM00	WGM01	CS02	CS01	CS00
Read/Write	W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Initial Value	0	0	0	0	0	0	0	0

KA_KST.O → Atmel

Compare Output Mode, non-PWM Mode

COM01	COM00	Description
0	0	Normal port operation, OC0 disconnected.
0	1	Toggle OC0 on compare match
1	0	Clear OC0 on compare match
1	1	Set OC0 on compare match

TCCR0 – Timer/Counter Control Register

Bit	7	6	5	4	3	2	1	0
	FOC0	WGM00	COM01	COM00	WGM01	CS02	CS01	CS00
Read/Write	W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Initial Value	0	0	0	0	0	0	0	0

KA_KST, O → Atmel


CS02	CS01	CS00	Description
0	0	0	No clock source (Timer/Counter stopped).
0	0	1	$clk_{I/O}$/(No prescaling)
0	1	0	$clk_{I/O}$/8 (From prescaler)
0	1	1	$clk_{I/O}$/64 (From prescaler)
1	0	0	$clk_{I/O}$/256 (From prescaler)
1	0	1	$clk_{I/O}$/1024 (From prescaler)
1	1	0	External clock source on T0 pin. Clock on falling edge.
1	1	1	External clock source on T0 pin. Clock on rising edge.

Clock Select Bit Description

5

TCCR0 – Timer/Counter Control Register

Bit	7	6	5	4	3	2	1	0
	FOC0	WGM00	COM01	COM00	WGM01	CS02	CS01	CS00
Read/Write	W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Initial Value	0	0	0	0	0	0	0	0



- No FOC0
- Normal Mode
- Toggle OC0 on compare match
- Clk_I/O (no prescaling)

KA_KST, O → Atmel

AVR – OR, ORI INSTRUCTION SET

Mnemonics	Operands	Description	Operation	Flags	Clk
OR	Rd, Rr	Logical OR Registers	Rd ← Rd v Rr	Z, N, V	1
ORI	Rd, K	Logical OR Register and Constant	Rd ← Rd v K	Z, N, V	1

KA_KST,0 → Atmel

7

REJESTRY ROBOCZE – SUMA BITOWA OR, ORI


KA_KST,0

Mnemonik	Znaczenie	Składnia	Operacja	Znaczniki w SREG T H S V N Z C	S/C
OR	logical **OR** bitowa suma	OR Rd,Rs	Rd ← Rd|Rs PC ← PC+1	- - - \ 0 \ \ -	1/1
ORI	logical **OR** with Immediate bitowa suma ze stałą	ORI Rd, c255	Rh ← Rh|c255 PC ← PC+1	S: znak wyniku (kod U2) N: kopia MSB wyniku Z: ustawiany, jeśli wynik zerowy	1/1

```
OR   R0, R16      ;oblicz sumę bitową R0 i R16, wynik w R0
ORI  R16, 0xF0    ;ustaw starszy półbajt R16, młodszy bez zmian
```

8

INICJALIZACJA T/C0 NORMAL - ORI




```
⇨ clr r16                  ;zeruj TCNT0
  out TCNT0, r16


  in r16, TCCR0            ;Normal, toggle,
                           ;N=1
  ori r16, 0b00010001
  out TCCR0, r16           ;start zliczania

  ldi r16, 0b00001000
                           ;PB3 wy (OC0)
                           ; pozostale we
  out DDRB, r16
  ...                      2 cykle

  ...                      1cykl
```

KA_KST,0

INICJALIZACJA T/C0 NORMAL - ORI




```
  clr r16                  ;zeruj TCNT0
  out TCNT0, r16


  in r16, TCCR0            ;Normal, toggle,
                           ;N=1
  ori r16, 0b00010001
  out TCCR0, r16           ;start zliczania

  ldi r16, 0b00001000
                           ;PB3 wy (OC0)
                           ; pozostale we
  out DDRB, r16
  ...                      2 cykle

  ...                      1cykl
⇨ ...
```

KA_KST,0

GENERACJA SYGNAŁU W TRYBIE NORMAL



KA_KST,O

11


OPERATORY ASEMBLERA – PRZESUNIĘCIE <<

Symbol	Operacja	Opis	Przykłady	Priorytet
<<	a<<b	Przesuwanie logiczne w lewo Przesuwa argument **a** o liczbę pozycji określoną przez argument **b**	0x02<<0x01 = 0x04 0x80<<0x02 =0x200 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1<<7 =128 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 1<<COM00 =0x010 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0	8

KA – KST,O

12

INICJALIZACJA T/C0 NORMAL – ORI, <<



KA_KST,0

```
⇨ clr r16                  ;zeruj TCNT0
  out TCNT0, r16

  in r16, TCCR0            ;Normal, toggle,
                           ;N=1

  ori r16, (1<<COM00)|(1<<CS00)

  out TCCR0, r16           ;start zliczania


  ldi r16, 1<<DDB3         ;PB3 wy (OC0)
                           ; pozostałe we
  out DDRB, r16
  ...                       2 cykle

  ...                       1cykl

  ...
```

13

INICJALIZACJA T/C0 NORMAL – ORI, <<



KA_KST,0

```
  clr r16                  ;zeruj TCNT0
  out TCNT0, r16

  in r16, TCCR0            ;Normal, toggle,
                           ;N=1

  ori r16, (1<<COM00)|(1<<CS00)

  out TCCR0, r16           ;start zliczania

  ldi r16, 1<<DDB3         ;PB3 wy (OC0)
                           ; pozostałe we
  out DDRB, r16
  ...                       2 cykle

  ...                       1cykl

⇨ ...
```

14

AVR – SBR, CBR INSTRUCTION SET

Mnemonics	Operands	Description	Operation	Flags	Clk
SBR	Rd, K	Set Bit(s) in Register	Rd ← Rd v K	Z, N, V	1
CBR	Rd, K	Clear Bit(s) in Register	Rd ← Rd · ($FF-K)	Z, N, V	1

KA_KST,O → Atmel

15

REJESTRY ROBOCZE – ZMIANY BITÓW SBR, CBR


Mnemonik	Funkcja	Składnia	Operacja	Znaczenie I T H S V N Z C	S/C
SBR	Set Bits in Register ustaw bity w rejestrze	SBR Rh, c255	Rh ← Rh|c255 PC ← PC+1	- - - \ 0 \ \ -	1/1
CBR	Clear Bits in Register zeruj bity w rejestrze	CBR Rh, c255	Rh ← Rh&!c255 PC ← PC+1	S: znak wyniku (kod U2) N: kopia MSB wyniku Z: ustawiany, jeśli wynik zerowy	1/1

```
SBR  R16, 3          ;ustaw bity 1 i 0 w rejestrze R16
SBR  R17, 0xF0       ;ustaw starszy półbajt R17, młodszy bez zmian
CBR  R18, 0xF0       ;zeruj starszy półbajt R18, młodszy bez zmian
CBR  R19, 0b00100000 ;zeruj bit 5 rejestru R19
```

KA_KST,O

16

INICJALIZACJA T/C0 NORMAL – SBR




```
clr r16                 ;zeruj TCNT0
out TCNT0, r16


in r16, TCCR0           ;Normal, toggle,
sbr r16, 0x11           ;N=1
out TCCR0, r16          ;start zliczania

clr r16                 ;PB3 wy (OC0)
sbr r16, 0x08           ;pozostałe we
out DDRB, r16
...
```

KA_KST,0

17

INICJALIZACJA T/C0 NORMAL – SBR, <<




```
clr r16                 ;zeruj TCNT0
out TCNT0, r16

in r16, TCCR0           ;Normal, toggle,
                        ;N=1

sbr r16, (1<<COM00)|(1<<CS00)

out TCCR0, r16          ;start zliczania
clr r16

sbr r16, 1<<DDB3        ;PB3 wy (OC0)
                        ; pozostałe we
out DDRB, r16
...                     2 cykle

...                     1cykl
⇨ ...
```

KA_KST,0

18